Editorial

تقارب السيليكون: تحليل اتفاقية براءات اختراع LogicFolding بين كوالكوم وهواوي

نظرة متعمقة وتجريبية على بنية LogicFolding الخاصة بهواوي، ولماذا تراهن كوالكوم على ابتكار التكديس ثلاثي الأبعاد هذا لتجاوز قيود الطباعة الحجرية.

OP
OPA Specs EditorialWIRE
•4 min read
تقارب السيليكون: تحليل اتفاقية براءات اختراع LogicFolding بين كوالكوم وهواوي

الملخص التنفيذي وتمركز السوق

وصلت صناعة أشباه الموصلات إلى لحظة فارقة مع الاتفاقية التاريخية التي أبرمتها شركة كوالكوم لترخيص بنية تكديس الرقائق الاحترافية "LogicFolding" الخاصة بهواوي. تمثل هذه الصفقة متعددة السنوات للترخيص المتبادل تحولاً تكتيكياً في استراتيجية السيليكون العالمية، وهي المرة الأولى التي تدفع فيها شركة كوالكوم - عملاقة تصميم أنظمة الرقاقات المحمولة (SoC) - مقابل الاستفادة من الملكية الفكرية لهواوي. ومع بقاء الوصول إلى تقنية الطباعة الحجرية بالأشعة فوق البنفسجية الشديدة (EUV) مقيداً أمام التصنيع المحلي الصيني، لم تظهر تقنية LogicFolding مجرد بدعة، بل كحل بديل حيوي يعمل على تحسين كفاءة السيليكون من خلال التكامل المكثف ثلاثي الأبعاد، متحديةً بذلك الاعتماد التقليدي على تقليص عقد التصنيع لما دون 2 نانومتر باعتباره المحرك الوحيد للأداء.

من منظور السوق، تؤكد هذه الشراكة أن معالج كيرين 9050 برو (Kirin 9050 Pro) من هواوي يمثل معياراً تقنياً حقيقياً وليس مجرد تجربة محلية. فمن خلال دمج LogicFolding، تجاوزت هواوي الحاجة إلى تصنيع عقد فائقة التطور، مما أدى فعلياً إلى خلق "قفزة أداء افتراضية". ويشير قرار كوالكوم بالسعي للحصول على هذه البراءات إلى إدراكها بأن مسار مستقبل الصناعة يكمن في الابتكار المعماري - وتحديداً التكامل الرأسي - وليس في التقليص الهندسي الصرف. تعيد هذه الصفقة موازنة القوى، وتضع هواوي في مرتبة مطور رائد للملكية الفكرية، بينما تمنح كوالكوم استراتيجية تحوط حيوية ضد التكاليف المتصاعدة للتقليص المتراص التقليدي.

الابتكارات المعمارية والتقنية الجوهرية

في قلب بنية LogicFolding تكمن عملية متطورة للترابط الهجين ثلاثي الأبعاد تتحدى قواعد التصميم التقليدية. وعلى عكس تطبيقات الذاكرة المخزنة (V-Cache) التقليدية التي تكتفي بتكديس الذاكرة فوق المنطق، تتعامل LogicFolding مع المعالج ككائن ثنائي الانقسام. ومن خلال تقسيم وحدات التنفيذ، والذاكرة المؤقتة، ومنافذ الإدخال/الإخراج عبر شريحتين مترابطتين، تحقق البنية انخفاضاً هائلاً في طول المسار والسعة الطفيلية. يسمح دمج تقنية درجة الترابط الهجين بمقاس 1.5 ميكرومتر بكثافة مذهلة تصل إلى 50 مليون رابط، مما يمكن النظام من التعامل مع كلتا الطبقتين المكدستين كبيئة نشطة واحدة ومترابطة. تعطي فلسفة "قياس تاو" (Tau Scaling) الأولوية لتأخير الإشارة على حجم الترانزستور الخام، مما يوفر مساراً ملموساً نحو الحوسبة عالية الأداء دون التكاليف الباهظة لآلات EUV.

يكشف التصميم المادي لمعالج كيرين 9050 برو عن استراتيجية مدروسة لإدارة الحرارة. تضم الشريحة العلوية وحدات تنفيذ كثيفة الطاقة، بينما تعمل الشريحة السفلية كأساس للذاكرة المؤقتة، ومذبذبات الطور (PLLs)، وواجهات الإدخال/الإخراج الموسعة. هذا الفصل الرأسي حيوي؛ فمن خلال نقل المنطق الحساس للحرارة بعيداً عن طبقة الحوسبة الأكثر كثافة واستخدام ذاكرة مؤقتة مشتركة للنظام، يقلل التصميم من البؤر الحرارية المحلية. ويمثل استخدام الفتحات عبر السيليكون (TSVs) لتسهيل التواصل بين هذه الطبقات براعة في تحسين الترابط، مما يؤدي فعلياً إلى استخراج مستويات أعلى بكثير من عمليات تيرالوب في الثانية (TOPS) من عقدة معالجة كان ينبغي نظرياً أن تكون متأخرة عن المنافسين المعاصرين.

المواصفات التجريبية ومصفوفة المقاييس

الميزةكيرين 9050 برو (LogicFolding)معيار الصناعة (3D التقليدي)
درجة الترابط1.5 ميكرومتر4.5 – 9 ميكرومتر
كثافة الترابط~50 مليون10 - 25 مليون
استغلال المساحة240 مم² (إجمالي)~140-180 مم²
كفاءة الطاقة (NPU)-63% مقارنة بالمعيارالمعيار
طول المسار الحرجانخفاض بنسبة -70%انخفاض بنسبة -20% إلى -30%

الحرارة والكفاءة وبيئة العمل الواقعية

مكاسب الكفاءة في ظل نموذج LogicFolding عميقة. ووفقاً للوثائق التقنية، يُظهر معالج كيرين 9050 برو انخفاضاً في استهلاك الطاقة بنسبة 66% في مهام وحدة المعالجة العصبية (NPU) وانخفاضاً بنسبة 41% في استهلاك أنوية المعالج المركزي عند مستويات أداء متكافئة. هذه ليست مجرد تحسينات تكرارية؛ بل هي قفزات جيلية تحققت من خلال البراعة المعمارية. فمن خلال تقليل المسافة المادية التي يجب أن تقطعها البيانات بين وحدات التنفيذ والذاكرة المؤقتة، خفضت هواوي فعلياً الجهد المطلوب للحفاظ على ترددات ساعة مستقرة، مما يخفف بدوره من السقف الحراري الذي عادة ما يعيق أداء الأجهزة المحمولة تحت أحمال ثقيلة ومستمرة.

تعززت بيئة العمل الواقعية بشكل كبير بفضل هذه الكفاءة. ففي جهاز Mate XT 2، تترجم وفورات الطاقة هذه إلى هامش حراري أكبر لمعالجة الذكاء الاصطناعي لفترات طويلة والحفاظ على معدل نقل بيانات 5G مستمر. ورغم زيادة إجمالي مساحة السيليكون بنسبة 70% مقارنة بالأجيال السابقة، يظل ملف تبديد الحرارة قابلاً للإدارة لأن كثافة الحرارة تتوزع عبر تكديس الشريحتين. تثبت هذه البنية أن الابتعاد عن رقاقة أحادية ضخمة نحو حل متكامل ثلاثي الأبعاد ومترابط بإحكام يوفر تجربة مستخدم أكثر استقراراً وكفاءة، شريطة أن تظل دقة الترابط - وهي المكون السري الخاص ببراءة اختراع هواوي - عالية.

الحكم النهائي

يعد ترخيص كوالكوم لتقنية LogicFolding تصويتاً حاسماً بالثقة في التكامل الرأسي كدفاع أساسي ضد تباطؤ وتيرة قانون مور. وفي حين قد يصف المنتقدون "قياس تاو" بأنه إعادة تعبئة لممارسات صناعية موجودة، فإن النتائج التجريبية - وتحديداً الانخفاض الجذري في طول المسار الحرج ومكاسب كفاءة الطاقة الكبيرة - تتحدث عن نفسها. لقد نجحت هواوي في هندسة مسار حول عقبات الطباعة الحجرية، مما أجبر الصناعة بأكملها على إعادة تقييم فائدة التكديس ثلاثي الأبعاد. بالنسبة للمستخدم النهائي، هذا يعني أنه حتى لو لم تكن عقدة السيليكون في الهاتف الذكي هي "الأصغر" على الورق، فإن مقاييس أدائه وحرارته وكفاءته لا تزال قادرة على التفوق على المنافسين. تعد صفقة براءات الاختراع هذه انتصاراً للهندسة العملية، حيث رسخت LogicFolding كركيزة أساسية للحوسبة المحمولة في المستقبل.

#Technology#Specs#Hardware#Review